OpenCores 上的一个项目，提供 Z80 微处理器内核的 Verilog HDL 实现。它具有完整的数据手册和用户指南。该项目提供了一个可用于 ASIC 设计的综合版本，以及一个用于 FPGA 仿真和合成的 RTL 版本。