Diseño de TPU minimalista: Una guía para principiantes en el desarrollo de aceleradores de chips

Este artículo detalla un diseño minimalista de Unidad de Procesamiento de Tensor (TPU) inspirado en las TPU V1 y V2 de Google. La TPU cuenta con una cuadrícula de 2x2 elementos de procesamiento, procesando operaciones de multiplicación-acumulación, suma de sesgos, función de activación Leaky ReLU y cálculos de pérdida MSE en pipeline. Su conjunto de instrucciones de 94 bits controla el flujo de datos horizontal y verticalmente a través de la cuadrícula de elementos de procesamiento, admitiendo preprocesamiento y transposición de matrices de pesos. El artículo explica a fondo el conjunto de instrucciones, la arquitectura de hardware y el proceso de agregar módulos y ejecutar pruebas, con el objetivo de introducir a los lectores en el diseño de aceleradores de chips.