Desactivando la caché de operaciones del Zen 5: Una inmersión profunda en sus decodificadores agrupados

Este artículo profundiza en el mecanismo de búsqueda y decodificación de instrucciones del procesador AMD Zen 5. El Zen 5 utiliza una arquitectura única de clúster de decodificadores duales, donde cada clúster atiende a una de las dos subprocesos SMT del núcleo. Normalmente, el Zen 5 se basa en una caché de operaciones de 6 KB para entregar instrucciones, y los decodificadores solo se activan en caso de fallo de caché. El autor desactiva la caché de operaciones, forzando a los decodificadores a manejar todas las instrucciones, para evaluar su rendimiento. Las pruebas revelan caídas significativas de rendimiento en el modo de subproceso único con la caché de operaciones desactivada; sin embargo, en el modo multisubproceso, los clústeres de decodificadores duales compensan eficazmente la pérdida de rendimiento, incluso mostrando ganancias de rendimiento en algunas cargas de trabajo multisubproceso. El autor concluye que el diseño de clúster de decodificadores duales del Zen 5 no es la fuente principal de instrucciones, sino que actúa como un mecanismo secundario, aumentando el rendimiento en escenarios de alto IPC y multisubproceso, complementando la caché de operaciones para lograr un equilibrio entre rendimiento y consumo de energía.