VexRiscv: Implementación de CPU RISC-V de 32 bits amigable para FPGA

VexRiscv es una implementación de CPU RISC-V de 32 bits amigable para FPGA, escrita en SpinalHDL. Cuenta con una profundidad de pipeline configurable, varias extensiones de conjunto de instrucciones (incluidas M, A, F, D, C) y un sistema de plugins altamente extensible que permite la fácil adición de instrucciones y funciones personalizadas. El proyecto ofrece una amplia gama de configuraciones, desde un simple RV32I hasta complejos SoCs con capacidad para Linux, e incluye documentación, pruebas y ejemplos completos para una rápida implementación y depuración en FPGAs.