T1: Un procesador vectorial RISC-V inspirado en Cray X1

T1 es una implementación de procesador vectorial RISC-V inspirada en la máquina vectorial Cray X1. Cuenta con una microarquitectura basada en carriles con soporte intensivo para encadenamiento y VRF basados en SRAM. Admite los estándares Zve32f y Zve32x, y el VLEN/DLEN se puede aumentar hasta 64K, alcanzando el cuello de botella de la arquitectura vectorial RISC-V. Incluye características importantes de las máquinas vectoriales, como carriles, encadenamiento y una gran LSU pendiente de forma predeterminada, pero también puede ser una plataforma general para MMIO DSA. T1 está diseñado con Chisel y proporciona el T1Emulator. Se integra con cualquier núcleo escalar RISC-V y ofrece varias opciones de configuración para que los usuarios puedan equilibrar el rendimiento, el área y la frecuencia, permitiendo diseños de alta eficiencia o alto rendimiento.