TSMC、ナノシートトランジスタを発表：チップの新たな時代へ
2024-12-15
TSMCはIEEE国際電子デバイス会議で、次世代のN2（2ナノメートル）プロセスを発表しました。これは、同社がナノシートトランジスタアーキテクチャに初めて取り組んだものです。N3プロセスと比較して、N2プロセスは速度が最大15％向上し、エネルギー効率が30％向上し、密度が15％向上しています。この新しいアーキテクチャは柔軟性が高く、同じチップ上に異なる幅のナノシートを作成できるため、特にSRAMにおいて、さまざまな論理ユニットのパフォーマンスを最適化できます。インテルの研究は、ナノシートアーキテクチャのスケーラビリティをさらに裏付け、6ナノメートルのゲート長を持つ高性能トランジスタを実証し、チップ技術の継続的な進歩への道筋を示し、ムーアの法則の延長の可能性を示唆しています。