Skywater 130nm SerDes 설계: 고속 통신 구현

이 프로젝트는 고속 통신을 위해 설계된 고속 직렬화/역직렬화(SerDes) 회로에 대한 세부 정보를 설명합니다. Verilog HDL을 사용하여 구현되었고 Skywater OpenPDK 130nm 프로세스에서 OpenLane을 사용하여 합성된 SerDes는 병렬 데이터를 전송을 위한 직렬 스트림으로 변환하고 수신측에서 다시 병렬 데이터로 변환합니다. 설계에는 송신기(CMOS 인버터 체인을 드라이버로 사용), 수신기(저항 피드백 인버터와 CMOS 인버터를 감지 및 증폭 요소로 사용), 데이터 샘플링을 위한 D 플립플롭, 클록 복구를 위한 과도 샘플링 CDR이 포함됩니다. 모든 모듈의 GDS, SPICE, 넷리스트 파일이 제공됩니다.