SUS HDL: 더 직관적인 하드웨어 기술 언어

SUS HDL은 하드웨어 설계 프로세스를 간소화하기 위한 새로운 하드웨어 기술 언어(HDL)입니다. Verilog 또는 VHDL과 달리 SUS는 타이밍과 파이프라이닝을 용이하게 하는 레이턴시 카운팅, 설계의 측면을 편집기에서 추적하고 표시하는 컴파일러, LUT를 생성하기 위한 강력한 메타 프로그래밍 기능을 갖추고 있습니다. 기본 철학은 기존 합성 툴과 호환되는 직접적인 넷리스트 생성을 위한 깔끔한 구문입니다. 동기식 하드웨어가 필요하지만, 사용 편의성과 강력한 기능으로 인해 유망한 대안이 되고 있습니다.