Xilinx 7 시리즈 FPGA의 PCIe 엔드포인트: 오픈소스 구현

이 프로젝트는 PCIE_2_1 하드 블록과 GTP 트랜시버를 사용하여 Xilinx 7 시리즈 FPGA에 PCIe 엔드포인트를 구현합니다. 독점 Vivado IP 코어를 사용하지 않으며 openXC7과 호환됩니다. 설계에는 클록 생성, GTP 트랜시버, PCIE_2_1 하드 블록이 포함되어 있으며 PCIe Gen1 x1 및 Gen2 x1을 지원합니다. Alinx AC7100B SoM 및 Wavelet uSDR에서 테스트되었습니다. Docker 빌드 및 실행 스크립트와 MSI 인터럽트 및 커널 드라이버 지원도 제공합니다. 이 프로젝트는 NGI0 Entrust의 자금 지원을 받았습니다.