TSMC Apresenta Transistores em Nanosheet: Uma Nova Era para Chips
A TSMC apresentou seu processo de próxima geração N2 (2 nanômetros) na IEEE International Electron Devices Meeting, marcando sua primeira incursão em transistores nanosheet. Em comparação com seu processo N3, o N2 oferece até 15% de aumento de velocidade, 30% de melhor eficiência energética e 15% de aumento de densidade. Essa nova arquitetura oferece maior flexibilidade, permitindo a criação de nanosheets com larguras variadas no mesmo chip, otimizando o desempenho para diferentes unidades lógicas, especialmente SRAM. A pesquisa da Intel validou ainda mais a escalabilidade da arquitetura nanosheet, demonstrando um transistor de alta performance com comprimento de porta de 6 nanômetros, apontando o caminho para o avanço contínuo na tecnologia de chips e sugerindo uma possível extensão da Lei de Moore.