تصميم SerDes 130 نانومتر من Skywater: تحقيق الاتصال عالي السرعة

يصف هذا المشروع دارة مُسلسل/مُفكك تسلسلي (SerDes) عالية السرعة مصممة للاتصال عالي السرعة. تم تنفيذها باستخدام Verilog HDL وتم تركيبها باستخدام OpenLane على عملية Skywater OpenPDK 130 نانومتر، حيث تُحوّل SerDes البيانات المتوازية إلى تدفق بيانات تسلسلي للإرسال، والعكس صحيح في المُستقبِل. يتضمن التصميم مُرسِلًا (باستخدام سلسلة من عاكسات CMOS كمحرّك)، ومُستقبِلًا (باستخدام مُعاكس مُعاكس مُعاكس مُقاوم وعاكس CMOS للكشف والتضخيم)، ومُقلّب D لعينات البيانات، وCDR مُفرط العينة لاستعادة الساعة. يتم توفير ملفات GDS و SPICE و netlist لجميع الوحدات.