Conception SerDes 130nm Skywater : Communication Haute Vitesse Réussie

Ce projet détaille un circuit série/désérialiseur (SerDes) haute vitesse conçu pour la communication haut débit. Implémenté en Verilog HDL et synthétisé avec OpenLane sur le processus Skywater OpenPDK 130nm, le SerDes convertit les données parallèles en un flux série pour la transmission et inversement au niveau du récepteur. La conception inclut un émetteur (utilisant une chaîne d'inverseurs CMOS comme driver), un récepteur (utilisant un inverseur à rétroaction résistive et un inverseur CMOS pour la détection et l'amplification), une bascule D pour l'échantillonnage des données et un CDR à suréchantillonnage pour la récupération de l'horloge. Les fichiers GDS, SPICE et netlist de tous les modules sont fournis.