Ingénierie inverse d'un additionneur à anticipation de retenue dans le Pentium

L'article de blog de Ken Shirriff détaille l'ingénierie inverse d'un additionneur 8 bits dans l'unité à virgule flottante du Pentium. Cet additionneur, un additionneur à anticipation de retenue de type Kogge-Stone, accélère l'addition en calculant les bits de retenue en parallèle. L'article explique méticuleusement le principe de l'additionneur à anticipation de retenue, en montrant l'implémentation matérielle du Pentium : une structure de circuit à quatre couches utilisant l'algorithme Kogge-Stone. Il analyse également le rôle de l'additionneur dans l'unité de division à virgule flottante du Pentium et son lien avec le fameux bug de division FDIV du Pentium.