VexRiscv : Une implémentation de CPU RISC-V 32 bits conviviale pour FPGA

VexRiscv est une implémentation de CPU RISC-V 32 bits conviviale pour FPGA, écrite en SpinalHDL. Elle possède une profondeur de pipeline configurable, plusieurs extensions d'ensemble d'instructions (y compris M, A, F, D, C) et un système de plugins hautement extensible permettant l'ajout facile d'instructions et de fonctionnalités personnalisées. Le projet propose un large éventail de configurations, d'un simple RV32I à des SoC complexes compatibles avec Linux, et inclut une documentation, des tests et des exemples complets pour une implémentation et un débogage rapides sur FPGA.