Exécution de binaires RISC-V sur les CPU AMD Zen via modification du microcode

Un défi consiste à modifier le microcode des CPU AMD Zen pour permettre l'exécution directe de binaires RISC-V. Les participants doivent effectuer les modifications de microcode, exécuter des applications de benchmark RISC-V (par exemple, Coremark, Dhrystone) sur les CPU Zen et comparer les performances à l'émulation basée sur un simulateur, en démontrant une amélioration substantielle. Les soumissions nécessitent un code source complet, des configurations et une documentation pour un référentiel GitHub spécifié.