Repousser les limites : noyau d’assemblage NEON ARM Cortex-A53 écrit à la main

Cet article explore l’optimisation des noyaux d’assemblage NEON pour ARM Cortex-A53. Prenant y[n] = ax[n] + b comme exemple, l’auteur explique méticuleusement comment tirer parti des caractéristiques de temporisation des instructions du Cortex-A53 (capacités d’émission double partielle et exécution séquentielle) pour surmonter les limitations du chemin de données de chargement 64 bits. Des techniques telles que le pipeline d’instructions et la prélecture sont utilisées pour maximiser les performances. Le noyau d’assemblage écrit à la main surpasse de manière significative le code généré par LLVM, soulignant le potentiel de l’optimisation manuelle lorsqu’il manque de modèles de CPU robustes.