超電導量子ビットチップの精密な製造プロセス

本論文は、再現性を向上させるために既存の方法を改良した超電導量子ビットチップの製造プロセスを詳細に説明しています。このプロセスには、6インチシリコンウェハーを基板として使用すること、200nmのニオブ膜をスパッタリングで堆積すること、フォトリソグラフィとプラズマエッチングでニオブをパターン化すること、電子ビームリソグラフィでジョセフソン接合を作製すること、アルミニウム膜を蒸着して接合を形成すること、そして最後にダイシングとリフトオフを行うことが含まれます。また、量子ビットの特性評価と測定のための実験装置についても説明しており、低温測定システムと信号処理チェーンが含まれています。製造されたジョセフソン接合は、予想よりも低い臨界電流を示し、EJ/EC比が低くなりました。