VexRiscv: Uma Implementação de CPU RISC-V de 32 bits amigável para FPGA

VexRiscv é uma implementação de CPU RISC-V de 32 bits amigável para FPGA, escrita em SpinalHDL. Possui um nível de pipeline configurável, várias extensões de conjunto de instruções (incluindo M, A, F, D, C) e um sistema de plug-ins altamente extensível, permitindo a adição fácil de instruções e recursos personalizados. O projeto oferece uma ampla gama de configurações, de simples RV32I a SoCs complexos com capacidade para Linux, e inclui documentação, testes e exemplos abrangentes para implantação e depuração rápidas em FPGAs.