Minimalistisches TPU-Design: Eine Einführung in die Entwicklung von Chip-Beschleunigern
2025-08-19
Dieser Artikel beschreibt ein minimalistisches Design einer Tensor Processing Unit (TPU), inspiriert von Googles TPU V1 und V2. Die TPU verfügt über ein 2x2-Raster von Verarbeitungselementen, die Multiplikations-Akkumulationsoperationen, Bias-Addition, Leaky ReLU-Aktivierung und MSE-Verlustberechnungen in einer Pipeline verarbeiten. Der 94-Bit-Befehlssatz steuert den Datenfluss horizontal und vertikal über das Raster der Verarbeitungselemente und unterstützt Vorverarbeitung und Transposition von Gewichtsmatrizen. Der Artikel erläutert detailliert den Befehlssatz, die Hardwarearchitektur und den Prozess des Hinzufügens von Modulen und des Ausführens von Tests, um Leser in die Entwicklung von Chip-Beschleunigern einzuführen.