TSMC Presenta Transistores de Nanosheet: Una Nueva Era para los Chips
TSMC presentó su proceso de próxima generación N2 (2 nanómetros) en la IEEE International Electron Devices Meeting, marcando su primera incursión en transistores de nanosheet. En comparación con su proceso N3, el N2 ofrece hasta un 15% de aumento de velocidad, un 30% de mejor eficiencia energética y un 15% de aumento de densidad. Esta nueva arquitectura ofrece mayor flexibilidad, permitiendo la creación de nanosheets con anchos variables en el mismo chip, optimizando el rendimiento para diferentes unidades lógicas, especialmente SRAM. La investigación de Intel validó aún más la escalabilidad de la arquitectura nanosheet, demostrando un transistor de alto rendimiento con una longitud de puerta de 6 nanómetros, señalando el camino hacia el avance continuo en la tecnología de chips y sugiriendo una posible extensión de la Ley de Moore.