TSMC تكشف عن الترانزستورات النانوية: عصر جديد للرقائق
2024-12-15
عرضت TSMC عملية الجيل التالي N2 (2 نانومتر) في اجتماع IEEE الدولي لأجهزة الإلكترونيات، مما يمثل أول غزو لها في ترانزستورات النانو. بالمقارنة مع عملية N3، فإن N2 تتميز بزيادة السرعة تصل إلى 15%، وكفاءة طاقة أفضل بنسبة 30%، وزيادة في الكثافة بنسبة 15%. توفر هذه الهندسة المعمارية الجديدة مرونة أكبر، مما يسمح بإنشاء نانوية ذات عرض متغير على نفس الرقاقة، مما يحسن الأداء لوحدات المنطق المختلفة، خاصة SRAM. وقد أكدت أبحاث Intel إمكانية توسيع نطاق هندسة النانو، حيث أظهرت ترانزستورًا عالي الأداء بطول بوابة 6 نانومتر، مما يمهد الطريق للتقدم المستمر في تقنية الرقائق، ويقترح امتدادًا محتملًا لقانون مور.