Deaktivieren des Op-Caches von Zen 5: Ein tiefer Einblick in die geclusterten Decoder
Dieser Artikel befasst sich eingehend mit dem Mechanismus zum Abrufen und Dekodieren von Befehlen des AMD Zen 5 Prozessors. Zen 5 verwendet eine einzigartige Architektur mit zwei geclusterten Decodern, wobei jeder Cluster einen der beiden SMT-Threads des Kerns bedient. Normalerweise verlässt sich Zen 5 auf einen 6KB Op-Cache, um Befehle bereitzustellen, wobei die Decoder nur bei Cache-Fehlern aktiv werden. Der Autor deaktiviert den Op-Cache, zwingt die Decoder, alle Befehle zu verarbeiten, um deren Leistung zu bewerten. Die Tests zeigen signifikante Leistungseinbußen im Single-Thread-Modus bei deaktiviertem Op-Cache; im Multi-Thread-Modus gleichen die zwei geclusterten Decoder jedoch die Leistungseinbußen effektiv aus und zeigen sogar Leistungsgewinne bei einigen Multi-Thread-Workloads. Der Autor kommt zu dem Schluss, dass das Design der zwei geclusterten Decoder von Zen 5 nicht die primäre Befehlsquelle ist, sondern als sekundärer Mechanismus fungiert, der die Leistung in Szenarien mit hohem IPC und Multi-Threading verbessert und den Op-Cache für ein ausgewogenes Verhältnis zwischen Leistung und Energieverbrauch ergänzt.