Popular：
Virtualization DNS security formal verification reachability analysis compiler errors macro conflict web extension development framework Bitmap Graphics API inconsistencies All Tags

VexRiscv：一个FPGA友好的32位RISC-V CPU实现

2025-01-25
VexRiscv：一个FPGA友好的32位RISC-V CPU实现

VexRiscv是一个用SpinalHDL编写的FPGA友好型32位RISC-V CPU实现。它具有可配置的流水线级数、多种指令集扩展（包括M、A、F、D、C）和可扩展的插件系统，允许轻松添加自定义指令和功能。该项目提供多种配置，从简单的RV32I到支持Linux的复杂SoC，并包含全面的文档、测试和示例，方便开发者在FPGA上快速部署和调试。

(github.com)
硬件 SpinalHDL