T1: Um processador vetorial RISC-V inspirado no Cray X1
T1 é uma implementação de processador vetorial RISC-V inspirada na máquina vetorial Cray X1. Ele possui uma microarquitetura baseada em lanes com suporte intensivo a encadeamento e VRFs baseados em SRAM. Suporta os padrões Zve32f e Zve32x, e o VLEN/DLEN pode ser aumentado até 64K, atingindo o gargalo da arquitetura vetorial RISC-V. Apresenta recursos importantes de máquinas vetoriais, como lanes, encadeamento e grande LSU pendente por padrão, mas também pode ser uma plataforma geral para MMIO DSAs. T1 foi projetado com Chisel e disponibiliza o T1Emulator. Ele se integra a qualquer core escalar RISC-V e oferece várias opções de configuração para que os usuários possam equilibrar a capacidade de processamento, a área e a frequência, permitindo designs de alta eficiência ou alto desempenho.