T1 : Un processeur vectoriel RISC-V inspiré du Cray X1
T1 est une implémentation de processeur vectoriel RISC-V inspirée de la machine vectorielle Cray X1. Il possède une microarchitecture basée sur des voies avec un support intensif du chaînage et des VRF basés sur SRAM. Il prend en charge les normes Zve32f et Zve32x, et le VLEN/DLEN peut être augmenté jusqu'à 64 K, atteignant le goulot d'étranglement de l'architecture vectorielle RISC-V. Il intègre des fonctionnalités importantes des machines vectorielles, telles que les voies, le chaînage et une grande LSU en suspens par défaut, mais il peut également servir de plateforme générale pour les MMIO DSA. T1 est conçu avec Chisel et fournit le T1Emulator. Il s'intègre à n'importe quel cœur scalaire RISC-V et offre plusieurs options de configuration permettant aux utilisateurs d'équilibrer le débit, la surface et la fréquence, permettant ainsi des conceptions à la fois hautement efficaces et hautes performances.