T1: Ein RISC-V-Vektorprozessor, inspiriert vom Cray X1
T1 ist eine Implementierung eines RISC-V-Vektorprozessors, inspiriert von der Cray X1-Vektormaschine. Er verwendet eine lane-basierte Mikroarchitektur mit intensiver Chaining-Unterstützung und SRAM-basierten VRFs. T1 unterstützt standardmäßige Zve32f und Zve32x, und VLEN/DLEN können auf bis zu 64K erhöht werden, wodurch der Engpass der RISC-V-Vektorarchitektur erreicht wird. Er bietet wichtige Funktionen von Vektorrechnern, z. B. Lanes, Chaining und eine große Anzahl ausstehender LSU-Operationen standardmäßig, kann aber auch als allgemeine Plattform für MMIO DSAs dienen. T1 wurde mit Chisel entwickelt und stellt einen T1Emulator bereit. Er ist mit jedem RISC-V-Skalar-Kern kompatibel und bietet verschiedene Konfigurationsoptionen, mit denen Benutzer zwischen Durchsatz, Fläche und Frequenz abwägen können, um entweder hohe Effizienz oder hohe Leistung zu erzielen.