Skywater 130nm SerDes設計：高速通信を実現

このプロジェクトは、高速通信向けに設計された高速シリアライザ/デシリアライザ（SerDes）回路の詳細を説明しています。Verilog HDLを使用して実装され、Skywater OpenPDK 130nmプロセスでOpenLaneを使用して合成されたSerDesは、並列データを伝送用のシリアルストリームに変換し、受信側で再び並列データに変換します。設計には、送信機（CMOSインバータのチェーンをドライバとして使用）、受信機（抵抗性フィードバックインバータとCMOSインバータをセンシングと増幅要素として使用）、データサンプリング用のDフリップフロップ、クロックリカバリ用のオーバーサンプリングCDRが含まれています。すべてのモジュールのGDS、SPICE、ネットリストファイルが提供されています。