VexRiscv：FPGAフレンドリーな32ビットRISC-V CPU実装

VexRiscvは、SpinalHDLで記述されたFPGAフレンドリーな32ビットRISC-V CPU実装です。設定可能なパイプライン段数、様々な命令セット拡張（M、A、F、D、Cなど）、そして拡張性の高いプラグインシステムを備えており、カスタム命令や機能を簡単に追加できます。シンプルなRV32IからLinux対応の複雑なSoCまで、幅広い構成を提供し、包括的なドキュメント、テスト、例を含んでおり、FPGAへの迅速なデプロイとデバッグを容易にします。