Xilinx 7シリーズFPGA上のPCIeエンドポイント：オープンソース実装

このプロジェクトは、PCIE_2_1ハードブロックとGTPトランシーバを使用して、Xilinx 7シリーズFPGA上にPCIeエンドポイントを実装します。独自のVivado IPコアを使用せず、openXC7と互換性があります。設計には、クロック生成、GTPトランシーバ、PCIE_2_1ハードブロックが含まれており、PCIe Gen1 x1とGen2 x1をサポートしています。Alinx AC7100B SoMとWavelet uSDRでテスト済みです。Dockerビルドと実行スクリプト、MSI割り込みとカーネルドライバのサポートも提供します。このプロジェクトはNGI0 Entrustによって資金提供されています。