SUS HDL：より直感的なハードウェア記述言語
2025-07-07
SUS HDLは、ハードウェア設計プロセスを簡素化することを目的とした新しいハードウェア記述言語（HDL）です。VerilogやVHDLとは異なり、SUSはタイミングとパイプライン処理を容易にするレイテンシカウンティング、設計の側面をエディタで追跡して表示するコンパイラ、LUTを生成するための強力なメタプログラミング機能を備えています。その基本理念は、従来の合成ツールと互換性のある、直接ネットリストを生成するためのクリーンな構文です。同期ハードウェアを必要としますが、使いやすさと強力な機能により、有望な代替手段となっています。
続きを読む
開発