SUS HDL: Uma Linguagem de Descrição de Hardware Mais Intuitiva
2025-07-07
SUS HDL é uma nova linguagem de descrição de hardware (HDL) que visa simplificar o processo de projeto de hardware. Ao contrário de Verilog ou VHDL, o SUS possui contagem de latência para facilitar o tempo e o pipeline, um compilador que acompanha e exibe aspectos do projeto no editor e recursos poderosos de metaprogramação para gerar LUTs. Sua filosofia principal é uma sintaxe limpa para geração direta de netlists, compatível com ferramentas de síntese tradicionais. Embora exija hardware síncrono, sua facilidade de uso e recursos poderosos o tornam uma alternativa promissora.
Leia mais
Desenvolvimento