초전도 큐비트 칩의 정밀 제작 공정
2025-07-12
본 논문은 재현성을 향상시키기 위해 기존 방법을 개선한 초전도 큐비트 칩의 제작 공정을 자세히 설명합니다. 이 공정에는 6인치 실리콘 웨이퍼를 기판으로 사용하고, 200nm 두께의 니오븀 박막을 스퍼터링으로 증착하고, 포토리소그래피와 플라즈마 식각으로 니오븀 패턴을 형성하고, 전자빔 리소그래피로 조셉슨 접합을 제작하고, 알루미늄 박막을 증착하여 접합을 형성하고, 마지막으로 다이싱과 리프트오프를 수행하는 과정이 포함됩니다. 또한 큐비트 특성 평가 및 측정을 위한 실험 장치에 대해 설명하며, 저온 측정 시스템과 신호 처리 체인이 포함됩니다. 제작된 조셉슨 접합은 예상보다 낮은 임계 전류를 나타내어 EJ/EC 비율이 낮았습니다.