La desaceleración de la Ley de Moore ha llevado a un aumento en la densidad de potencia en los chips, convirtiendo la disipación del calor en un cuello de botella crítico que afecta el rendimiento y la vida útil. Los métodos de refrigeración tradicionales son insuficientes para los chips de alto rendimiento del futuro, como los próximos transistores CFET. Los investigadores han desarrollado un nuevo marco de simulación para predecir cómo las nuevas tecnologías de semiconductores afectan la disipación del calor y han explorado técnicas avanzadas de refrigeración, incluyendo la refrigeración microfluídica, la refrigeración por chorro y la refrigeración por inmersión. Las soluciones a nivel de sistema, como el ajuste dinámico de voltaje y frecuencia, y la técnica de sprint térmico, también buscan equilibrar el rendimiento y el calor. Las futuras tecnologías de funcionalización de la parte posterior (CMOS 2.0), como las redes de entrega de potencia de la parte posterior, los capacitores de la parte posterior y los reguladores de voltaje integrados de la parte posterior, prometen reducir el calor al reducir el voltaje, pero también pueden introducir nuevos desafíos térmicos. En última instancia, la resolución del problema del calor del chip requiere un esfuerzo multidisciplinario, con la optimización conjunta de la tecnología del sistema (STCO) que busca integrar sistemas, diseño físico y tecnología de proceso para lograr un rendimiento y una refrigeración óptimos.
Leer más
