基于Skywater 130nm的串行化/反串行化电路设计

该项目设计了一个高速串行化/反串行化(SerDes)电路，用于高速通信。它使用Verilog HDL编写，基于Skywater OpenPDK 130nm工艺，并利用OpenLane工具进行合成。SerDes将并行数据转换为串行数据流，再经由接收端转换回并行数据。项目包含发送器（采用CMOS反相器链作为驱动器）、接收器（使用电阻反馈反相器和CMOS反相器作为传感和放大元件）、以及用于数据采样的D触发器和用于时钟恢复的过采样CDR。所有模块的gds、spice和网表文件均已上传。