SUS HDL：一种更易于理解的硬件描述语言
2025-07-07
SUS HDL 是一种新型硬件描述语言 (HDL)，它致力于简化硬件设计流程。不同于 Verilog 或 VHDL，SUS 拥有延迟计数功能，方便开发者处理时序和流水线；其编译器会跟踪硬件设计的各个方面，并在编辑器中显示，方便调试；并支持强大的元编程功能，可以生成查找表 (LUT)。SUS 的核心设计理念是保持简洁的语法，方便开发者直接构建网表，并能与传统综合工具兼容。虽然它要求硬件同步，但其易用性和强大的功能使其成为一个有潜力的替代方案。
阅读更多
开发
SUS