SUS HDL: Eine intuitivere Hardwarebeschreibungssprache

SUS HDL ist eine neue Hardwarebeschreibungssprache (HDL), die den Hardware-Entwicklungsprozess vereinfachen soll. Im Gegensatz zu Verilog oder VHDL bietet SUS eine Latenzzählung für einfacheres Timing und Pipelining, einen Compiler, der Aspekte des Designs im Editor verfolgt und anzeigt, und leistungsstarke Metaprogrammierungsfunktionen zur Generierung von LUTs. Die Kernphilosophie ist eine saubere Syntax für die direkte Netlistengenerierung, kompatibel mit traditionellen Synthesetools. Obwohl es synchrone Hardware erfordert, ist es aufgrund seiner Benutzerfreundlichkeit und leistungsstarken Funktionen eine vielversprechende Alternative.