Grenzen überwinden: Handgeschriebener ARM Cortex-A53 NEON-Assembler-Kernel

Dieser Beitrag befasst sich mit der Optimierung von NEON-Assembler-Kerneln für den ARM Cortex-A53. Am Beispiel von y[n] = ax[n] + b erklärt der Autor detailliert, wie die Eigenschaften des Instruction Timings des Cortex-A53 (partielle Dual-Issue-Fähigkeiten und In-Order-Ausführung) genutzt werden können, um die Einschränkungen des 64-Bit-Lade-Datenpfads zu überwinden. Techniken wie Instruction Pipelining und Prefetching werden eingesetzt, um die Leistung zu maximieren. Der handgeschriebene Assembler-Kernel übertrifft den von LLVM generierten Code deutlich und unterstreicht das Potenzial der manuellen Optimierung, wenn keine guten CPU-Modelle verfügbar sind.