Skywater 130nm SerDes-Design: Hochgeschwindigkeitskommunikation realisiert

Dieses Projekt beschreibt eine Hochgeschwindigkeits-Seriellisierer/Deserialisierer (SerDes)-Schaltung für die Hochgeschwindigkeitskommunikation. Implementiert mit Verilog HDL und synthetisiert mit OpenLane auf dem Skywater OpenPDK 130nm-Prozess, wandelt der SerDes parallele Daten in einen seriellen Datenstrom für die Übertragung um und wieder zurück am Empfänger. Das Design beinhaltet einen Sender (mit einer Kette von CMOS-Invertern als Treiber), einen Empfänger (mit einem Widerstand-Feedback-Inverter und CMOS-Inverter für die Erfassung und Verstärkung), ein D-Flip-Flop für die Datenabtastung und einen Oversampling-CDR für die Taktrückgewinnung. GDS-, SPICE- und Netlist-Dateien für alle Module werden bereitgestellt.