VexRiscv: Eine FPGA-freundliche 32-Bit RISC-V CPU-Implementierung

VexRiscv ist eine FPGA-freundliche Implementierung einer 32-Bit RISC-V CPU, geschrieben in SpinalHDL. Es bietet eine konfigurierbare Pipelinedesign-Tiefe, verschiedene Befehlssatzerweiterungen (einschließlich M, A, F, D, C) und ein hochgradig erweiterbares Plugin-System, das das einfache Hinzufügen benutzerdefinierter Befehle und Funktionen ermöglicht. Das Projekt bietet eine breite Palette an Konfigurationen, von einfachen RV32I bis hin zu komplexen, Linux-fähigen SoCs, und beinhaltet eine umfassende Dokumentation, Tests und Beispiele für eine schnelle Bereitstellung und Fehlersuche auf FPGAs.