Webtagr - Technologienummer

Bau eines 1HE-Rack-Trigger-Crossbars: Eine Geschichte von Problemen und Triumphen

2025-09-15

Der Autor beschreibt das Design und den Bau eines benutzerdefinierten 1HE-Rack-Trigger-Crossbars zur Synchronisierung mehrerer Geräte in seinem Elektroniklabor. Das Gerät basiert auf einem FPGA und einem MCU und verfügt über zahlreiche Trigger-E/A-Ports und eine Ethernet-SCPI-Schnittstelle. Der Prozess war jedoch mit Herausforderungen verbunden: Probleme mit der Stromversorgung, Lötflaschen, ein FPGA-Flash-Pin-Fehler und sogar die Notwendigkeit einer Miniatur-Fräsmaschinen-Operation am PCB. Trotz dieser Hürden ist das Gerät jetzt betriebsbereit, über SSH und SCPI steuerbar und dient als wertvolle Lektion in der Hardwareentwicklung.

(serd.es)

Hardware

Open-Source-Ethernet-Switch-Projekt: Freischalten verborgener Funktionen des Microchip VSC8512

2025-07-08

Beim Bau des Open-Source 1U Managed Ethernet Switch LATENTRED stieß der Autor auf das Problem fehlender Dokumentation für den Microchip VSC8512 PHY-Chip. Die offizielle Dokumentation enthielt keine Informationen zu den Einstellungen des SERDES TX-Equalizers und erforderte eine NDA für vollständige Details. Durch die Analyse öffentlich zugänglicher Dokumente, des IBIS-AMI-Modells und der Microchip Ethernet Switch API (MESA) sowie mit Reverse-Engineering-Techniken fand der Autor einen Weg, die Equalizer-Einstellungen zu ändern. Er entdeckte eine nicht dokumentierte MCU-Schnittstelle im VSC8512 und konnte durch eine Reihe von Registermanipulationen den SERDES TX-Equalizer erfolgreich anpassen und so die Signalintegrität verbessern. Dieses Projekt zeigt die Stärke von Open-Source-Prinzipien und Reverse Engineering und bietet wertvolle Erfahrungen für andere Entwickler.

(serd.es)

Hardware

Open-Source-Hardware-Switch-Projekt: Von Fehlschlag zu 10G-Ethernet

2025-05-13

Der Autor beschreibt seine mehrjährige Reise zum Bau eines Open-Source-Hardware-Ethernet-Switches, von einem ersten Fehlschlag im Jahr 2012 mit einem Low-End-FPGA bis hin zu einem leistungsstarken Switch mit 48 1G-Ports und dualen 10/25G-Uplinks, der einen XCKU5P-FPGA verwendet. Der lange Weg beinhaltete erhebliches Lernen, Kompetenzentwicklung, die Entwicklung von hochpräzisen Sonden und Software-Tools sowie kontinuierliche Verbesserungen im Hardware- und Software-Design. Obwohl noch Herausforderungen bestehen, ist der Autor zuversichtlich, bis 2026 ein fertiges Produkt liefern zu können.

(serd.es)

Hardware Ethernet-Switch