Ausführen von RISC-V-Binärdateien auf AMD Zen-CPUs durch Mikrocode-Modifikation

Eine Herausforderung besteht darin, den Mikrocode von AMD Zen-CPUs zu modifizieren, um die direkte Ausführung von RISC-V-Binärdateien zu ermöglichen. Die Teilnehmer müssen Mikrocode-Modifikationen durchführen, RISC-V-Benchmark-Anwendungen (z. B. Coremark, Dhrystone) auf Zen-CPUs ausführen und die Leistung mit einer simulatorbasierten Emulation vergleichen, wobei eine substantielle Verbesserung nachgewiesen werden muss. Die Einreichungen erfordern vollständigen Quellcode, Konfigurationen und Dokumentation für ein angegebenes GitHub-Repository.
Mehr lesen